

TD 05 : Langage VHDL machine à état

TD VHDL / FPGA

Dr. Lezzar

Table des matières




Objectifs	3
I - Exercice 01	4
II - Exercice 02	5
III - Exercice 03	6
IV - Exercice 04	7
V - Exercice 05	8
VI - Exercice 06	9


Objectifs

- Transformer un problème en une machine à état
- Utilisation d'une machine moore et mealy.

Exercice 01



On veut concevoir le diagramme d'états d'un système d'ouverture de porte avec code d'accès. La machine reçoit à son entrée X une série de chiffres tapée sur un clavier numérique. Si la machine reçoit la bonne séquence de chiffres (0,9,1,5) la porte est ouverte grâce au signal de sortie.



- Écrire le programme VHDL de ce système.

Remarque

Il s'agit ici d'une machine d'état type moore, c'est à dire que la sortie est en relation avec l'état actuel seulement
X est un signal integer


Rappel

Dans la programmation des machine d'état en utilisant la boucle *case*

Exercice 02


 II

Écrire le code VHDL pour la machine d'état suivante :



Remarque

Il s'agit ici d'une machine d'état type mealy, c'est à dire que la sortie est en relation avec l'état actuel et l'entrée


Complément

Il y a deux état dans cette exempla , on peut utilisé un codage de 0 pour état start et 1 pour état continue.
pas besoin de crée un type.

Exercice 03



Soit un système fonctionnant selon le graphe des états ci-dessous :



Ce système ayant une entrée principale P_in et une sortie P_out utilisée comme buffer (pour le test de passage d'un état vers un autre avec P_in), écrire le code VHDL

- Écrire le code VHDL pour la machine d'état .

Remarque

pb_out est un beffer donc en la trouve en entrée comme en sortie


Attention

pb_in et pb_out ne prennent pas des valeur binaire, c'est à dire il y a une relation entre elle.



Exercice 04

Écrire le code VHDL pour la machine d'état suivante en complétant les états non utilisés



Remarque

Une entrée est égale à X c'est à dire qu'elle soit 1 ou 0 c'est pareille.

Conseil

Quand in1 =X ou in2=X en les prendra pas en considération dans la condition. parce que il n'y a pas de condition applicable.

Complément

On peut utiliser un signal de type vecteur pour coder les état comme montré dans la figure.

Exemple

L'état s3, on peut dire case "010".

Exercice 06

VI

Nous avons un capteur de température qui nous fournit la température ambiante sur 7 bits sous format signé complément à deux (l'intervalle de variation est de -64 à 63 degré). Le but est de contrôler la température ambiante et de la maintenir à une consigne donnée. Le contrôle se fait par un seul bit (tout ou rien) qui sera appliqué à un circuit de chauffage.

Méthode : L'algorithme à suivre est le suivant :

- 1- On mesure la température et on la compare avec la consigne.
- 2- Dans le cas où une différence positive est constatée (consigne plus chaude que la pièce), on envoie '1' en sortie "CHAUF" pendant la durée suivante : la durée en minute = 4 fois le montant de la différence de température.

Exemple


Par exemple si

$T_{\text{consigne}}=25^\circ$ et $T_{\text{ambiante}}=18^\circ$, on envoie '1' en sortie pendant $(25-18)*4=28$ minutes.

Méthode

- 3- A la fin de cette durée, on se met dans l'état attente pendant 15 minutes où la sortie reste à '0' et ensuite on repart à l'état initial où une nouvelle lecture de température sera faite.

- Écrire l'entité



- Avant de programmer, dessiner la machine à état de votre système.
- Donner le programme VHDL correspondant au circuit.