TP Programmation des circuits reconfigurable FPGA

Indice degli argomenti

• Présentation Programmation des circuits reconfigurable FPGA
  • 

    Annonces Forum

• Fiche-Contact

         

  • Enseignant de la matière : Dr. Omar Cherif LEZZAR, 
  • Contacts : lezzar_omar_cherif@umc.edu.dz 
  • Grade : Maitre de conférence classe B (MCB).
  • Coefficient : 01
    
  • Crédits : 01
  • Durée : 15 semaine.
  • Horaire TP jeudi: 12h30 - 15h30.
  • Labo : 10
  • Modalité d’évaluation :  20 % TEST TP
  • Établissement : Universté des Frères Mentouri - Constantine 1, Faculté des Sciences de Technologie, Département d'électronique, Laboratoire LEMEAMed.
  • Disponibilité : Chaque jour au département d'électronique de 10h00 à 14h00.

• Table des matières
          
  
  

  1. TP 00 : Simulation de schéma de porte logique avec Quartus II
  2. TP 01 : Initiation au VHDL Quartus II
  3. TP 02 : Simulation des équation logique avec le VHDL Quartus II
  4. TP 03 : Initiation au instruction concurrentielles
  5. TP 04 : Initiation au instruction séquentielles
  6. TP 05 : Simulation et implémentation d'un programme VHDL qui commande un moteur a courant continue
     
  7. TP 06 : Simulation et implémentation d'un programme VHDL d'un afficheur 7 segment.
  8. TP 07 : Simulation et implémentation d'un programme VHDL d'une machine ALU
  9. TP 08 : Simulation et implémentation d'un programme VHDL qui génère un signal carré pour la commande d'un moteur pas à pas ou servo moteur.
  10. TP 09 : Simulation et implémentation d'un programme VHDL d'une ROM.

• TP 00 : Simulation de schéma de porte logique avec Quartus II

   Saisie d'un schéma sous Quartus II

   Création d'un projet sous Quartus II
  

   Simulation sous Quartus II
  

  File: 1

• TP 01 : Initiation a la programmation avec VHDL sous Quartus II web

  • Affectation simple.
  • Equation logique.

  
  

   Création d'un projet VHDL

   Ecriture d'un testbench en VHDLL
  

   Configuration pour modelSim altera
  

   ModelSim banc de test avec VHDL
  

   Simulation ModelSim Altera

   Demi additionneur et additionneur complet
  

   Le Démultiplexeur
  

   Le Multiplexeur

  
  

  File: 1

• TP 02 : Initiation aux instructions concurrentielles (structure de controle)

  • Affectation conditionnelle simple.
  • Affectation sélective.
  • Affectation conditionnelle case.

  
  

   Instruction Concurrentiels
  

  
  

  File: 1

• TP 03 : Initiation aux instruction séquentiels

  • Division d'horloge.
  • Génération d'un signal d'horloge (carré) par division d'horloge principale.
  • Génération d'un signal PWM.
  • Commande d'un servo moteur par un signal PWM.

  
  

   Commande séquentiels
  

   Compteurs synchrone
  

   Les diviseurs de fréquences
  

   Servo moteur

  
  

  File: 1

• TP 04 : Simulation et implémentation d'un afficheur 7 segment

  • Décodage d'un chiffre binaire en décimale et affichage du résultat sur 1 digit 7 segment.
  • Comptage de 0 à 99 et affichage du résultat sur 2 digit a 7 segment par multiplexage.

  
  

   Décodeur 7 segment

   Deux afficheur 7 segment

  
  

  File: 1

• TP 05 : Simulation et implémentation d'un moteur a courant continue à vitesse variable

  • Activation du moteur CC et sens de rotation.
  • Variation de vitesse du moteur CC par un signal PWM.

  
  

   Moteur à courant continue
  

   Contrôle de moteur CC
  

  
  

  File: 1