TD Electronique numérique avancée : VHDL-FPGA

Diagrama de temas

• Espace de communication

  Colapsar todo Expandir todo
  
  

                                                                                            
  

  • 

    Annonces Foro
  • 

    Forum de discussion Foro
  • 

    Salon de discussion Chat
  • 

    Registre de connexion Registro de Asistencia (Attendance Register)

    Completar la actividad
  • 

    Check Liste Lista de verificación

    Marcar elementos: 100%
  • 

    Forum informel Foro

• Outils

                                                                                                                    
  

  Dans cette section vous trouverez le logiciel qui vous perpétra de mieux visualiser la solution des exercices, vous n'avez qu'à ouvrir la solution du TD avec ce logiciel.

  Pour se faite télécharger le logiciel Notpad++ 
  

  Apres l'avoir installer, pour ouvrir la solution du TD avec le logiciel. Faites un clic droit sur le fichier après l'avoir télécharger. cliquez sur edit with Notpad++

  Sur le logiciel, cliquez sur l’angle langage > V > VHDL

  • Moodle desktop pour PC 

  • Moodle app pour smartphone à télécharger dans google play ou appel store

• Fiche du Module

  • Coefficient : 02
  • Crédits : 04
  • Durée : 15 semaine.
  • Volume horaire semestriel : 45h.
  • Travail Complémentaire : 55h.
  • Horaire : Jeudi de 08h30 - 09h30. Salle D17
  • Modalité d’évaluation : 40% de la note finale du module

  • 40% = Note/20 = Assiduité/2 + Questionnaires/5 + interrogation/15

  • Assiduité => pour chaque 5h de connexion enregistré dans le registre de connexion vous aurez 0.5 point 
  • Pour avoir les 2 points vous devez cumulé 20h de connexion.

• Tables des matières

                                                                                                                     

  • TD 01 : Logique combinatoire.
  • TD 02 : Langage VHDL Instruction concurrente.
  • TD 03 : Langage VHDL Instruction concurrente, sélective et conditionnels.
  • TD 04 : Langage VHDL Instruction séquentielle.
    
  • TD 05 : Langage VHDL machine à état.
    
  • TD 06 : Langage VHDL Architecture structurel (Component)
    

• TD 01 : Prérequis (Logique combinatoire)

  Destacado
  • Tableau de karnaugh
    Table de vérité et équation logique
    
  • 

    TD 01 : Logique combinatoire Paquete SCORM

    Ver
  • 

    FPGA_TD 01 : Logique combinatoire Archivo

    448.3 KB PDF document

    Ver
  • 

    FPGA_TD 01 : Logique combinatoire URL

    Marcar como hecha

    Utilisé se lien sur la plateforme pour que les heurs de consultation du fichier serons comptabilisé dans le registre de connexion.
    

• TD 02 : Langage VHDL Instruction concurrente
  • Introduction au VHDL

    Instruction concurrentielle

  • 

    Vidéo sur l'Introduction au VHDL avancé Página
  • 

    TD 02 : Langage VHDL Instruction concurrente Paquete SCORM

    Ver Completar la actividad
  • 

    FPGA_TD 02 : Langage VHDL Instruction concurrente Archivo

    211.0 KB PDF document
  • 

    Solution_TD 02 : Langage VHDL Instruction concurrente Archivo

    2.0 KB Text file Subido 23/03/2023 14:00

    Ver

• TD 03 : Langage VHDL Instruction sélectrive, conditionnelle
  • Conversion integer => std_logic =>std_logic_vector
    Les opérateur (arithmétique, logique....)
    
  • 

    TD 03 : Langage VHDL : Instruction Conditionnelle Paquete SCORM

    Ver Completar la actividad
  • 

    FPGA_TD 03 : Langage VHDL Instruction conditionnelle Archivo

    303.7 KB PDF document
  • 

    Solution_TD 03 : Langage VHDL Instruction Conditionnelle Archivo

    7.4 KB Text file Subido 24/10/2023 13:45

    Ver

• Interrogation : 9 décembre 2021

  No disponible

• TD 04 : Langage VHDL Instruction séquentielle
  •  Instruction séquentielle
     Process base et syntaxe
     Les attributs ou détection d'un front montant d'horloge
    Compteur 4 bits
    
  • 

    TD 04 : Langage VHDL : Instruction séquentielle Paquete SCORM

    Ver
  • 

    FPGA_TD 04 : Langage VHDL Instruction séquentielle Archivo

    269.7 KB PDF document
  • 

    Solution_TD 04 : Langage VHDL Instruction séquentielle Archivo

    5.3 KB Text file Subido 27/03/2020 15:33

    Ver

• TD 05 : Langage VHDL machine à état
  • 

    TD 05 : Langage VHDL : machine à état Paquete SCORM

    Ver Completar la actividad
  • 

    FPGA_TD 05 : Langage VHDL machine à état Archivo

    280.4 KB PDF document
  • 

    Solution TD 05 : Langage VHDL : machine à état Archivo

    Marcar como hecha

• TD 06 : Langage VHDL Architecture structurel (Component)
  • Marcar como hecha

    Architecture structurel
    
  • 

    TD 06 : Langage VHDL : Architecture structurel (Component) Paquete SCORM

    Ver Completar la actividad
  • 

    FPGA_TD 06 : Langage VHDL Architecture structurel (Component) Archivo

    269.7 KB PDF document

    Ver
  • 

    Solution_TD 06 : Langage VHDL Architecture structurel (Component) Archivo

    8.2 KB Text file Actualizado 11/11/2021 10:14

    Ver