TD Electronique numérique avancée : VHDL-FPGA

Aperçu des sections

• Espace de communication

  Tout replier Tout déplier
  
  

                                                                                            
  

  • 

    Annonces Forum
  • 

    Forum de discussion
  • 

    Salon de discussion Chat
  • 

    Registre de connexion Registre de présence

    Terminer l’activité
  • 

    Check Liste Liste des tâches

    Éléments à cocher : 100 %
  • 

    Forum informel

• Outils

                                                                                                                    
  

  Dans cette section vous trouverez le logiciel qui vous perpétra de mieux visualiser la solution des exercices, vous n'avez qu'à ouvrir la solution du TD avec ce logiciel.

  Pour se faite télécharger le logiciel Notpad++ 
  

  Apres l'avoir installer, pour ouvrir la solution du TD avec le logiciel. Faites un clic droit sur le fichier après l'avoir télécharger. cliquez sur edit with Notpad++

  Sur le logiciel, cliquez sur l’angle langage > V > VHDL

  • Moodle desktop pour PC 

  • Moodle app pour smartphone à télécharger dans google play ou appel store

• Fiche du Module

  • Coefficient : 02
  • Crédits : 04
  • Durée : 15 semaine.
  • Volume horaire semestriel : 45h.
  • Travail Complémentaire : 55h.
  • Horaire : Jeudi de 08h30 - 09h30. Salle D17
  • Modalité d’évaluation : 40% de la note finale du module

  • 40% = Note/20 = Assiduité/2 + Questionnaires/5 + interrogation/15

  • Assiduité => pour chaque 5h de connexion enregistré dans le registre de connexion vous aurez 0.5 point 
  • Pour avoir les 2 points vous devez cumulé 20h de connexion.

• Tables des matières

                                                                                                                     

  • TD 01 : Logique combinatoire.
  • TD 02 : Langage VHDL Instruction concurrente.
  • TD 03 : Langage VHDL Instruction concurrente, sélective et conditionnels.
  • TD 04 : Langage VHDL Instruction séquentielle.
    
  • TD 05 : Langage VHDL machine à état.
    
  • TD 06 : Langage VHDL Architecture structurel (Component)
    

• TD 01 : Prérequis (Logique combinatoire)

  Marqué
  • Tableau de karnaugh
    Table de vérité et équation logique
    
  • 

    TD 01 : Logique combinatoire Paquetage SCORM

    Consulter
  • 

    FPGA_TD 01 : Logique combinatoire Fichier

    448.3 Ko PDF document

    Consulter
  • 

    FPGA_TD 01 : Logique combinatoire URL

    Marquer comme terminé

    Utilisé se lien sur la plateforme pour que les heurs de consultation du fichier serons comptabilisé dans le registre de connexion.
    

• TD 02 : Langage VHDL Instruction concurrente
  • Introduction au VHDL

    Instruction concurrentielle

  • 

    Vidéo sur l'Introduction au VHDL avancé Page
  • 

    TD 02 : Langage VHDL Instruction concurrente Paquetage SCORM

    Consulter Terminer l’activité
  • 

    FPGA_TD 02 : Langage VHDL Instruction concurrente Fichier

    211.0 Ko PDF document
  • 

    Solution_TD 02 : Langage VHDL Instruction concurrente Fichier

    2.0 Ko Text file Déposé le 23 mars 23, 14:00

    Consulter

• TD 03 : Langage VHDL Instruction sélectrive, conditionnelle
  • Conversion integer => std_logic =>std_logic_vector
    Les opérateur (arithmétique, logique....)
    
  • 

    TD 03 : Langage VHDL : Instruction Conditionnelle Paquetage SCORM

    Consulter Terminer l’activité
  • 

    FPGA_TD 03 : Langage VHDL Instruction conditionnelle Fichier

    303.7 Ko PDF document
  • 

    Solution_TD 03 : Langage VHDL Instruction Conditionnelle Fichier

    7.4 Ko Text file Déposé le 24 oct. 23, 13:45

    Consulter

• Interrogation : 9 décembre 2021

  Non disponible

• TD 04 : Langage VHDL Instruction séquentielle
  •  Instruction séquentielle
     Process base et syntaxe
     Les attributs ou détection d'un front montant d'horloge
    Compteur 4 bits
    
  • 

    TD 04 : Langage VHDL : Instruction séquentielle Paquetage SCORM

    Consulter
  • 

    FPGA_TD 04 : Langage VHDL Instruction séquentielle Fichier

    269.7 Ko PDF document
  • 

    Solution_TD 04 : Langage VHDL Instruction séquentielle Fichier

    5.3 Ko Text file Déposé le 27 mars 20, 15:33

    Consulter

• TD 05 : Langage VHDL machine à état
  • 

    TD 05 : Langage VHDL : machine à état Paquetage SCORM

    Consulter Terminer l’activité
  • 

    FPGA_TD 05 : Langage VHDL machine à état Fichier

    280.4 Ko PDF document
  • 

    Solution TD 05 : Langage VHDL : machine à état Fichier

    Marquer comme terminé

• TD 06 : Langage VHDL Architecture structurel (Component)
  • Marquer comme terminé

    Architecture structurel
    
  • 

    TD 06 : Langage VHDL : Architecture structurel (Component) Paquetage SCORM

    Consulter Terminer l’activité
  • 

    FPGA_TD 06 : Langage VHDL Architecture structurel (Component) Fichier

    269.7 Ko PDF document

    Consulter
  • 

    Solution_TD 06 : Langage VHDL Architecture structurel (Component) Fichier

    8.2 Ko Text file Modifié 11 nov. 21, 10:14

    Consulter